주파수 응답이 양호한 MOS 회로를 설계하는 방법은 무엇입니까?

주파수 응답이 우수한 금속 산화물-세미도 동기 (MOS) 회로 설계는 현대 전자 제품에서 중요한 작업입니다. MOS 공급 업체로서 고속 통신 시스템에서 고급 컴퓨팅 장치에 이르기까지 다양한 응용 프로그램 에서이 프로세스의 중요성을 직접 목격했습니다. 이 블로그에서는 MOS 회로에서 최적의 주파수 응답을 달성하기위한 몇 가지 주요 전략과 고려 사항을 공유하겠습니다.

MOS 회로의 기초를 이해합니다

디자인 프로세스에 뛰어 들기 전에 MOS 회로를 확실하게 이해하는 것이 필수적입니다. MOS 트랜지스터는 얇은 산화물 층으로 분리 된 게이트, 소스 및 배수로 구성됩니다. MOS 트랜지스터의 작동은 게이트에 적용되는 전압에 의한 채널 전도도의 제어에 기초합니다.

MOS 트랜지스터에는 두 가지 주요 유형이 있습니다 : N- 채널 (NMOS) 및 P- 채널 (PMOS). NMOS 트랜지스터는 소스에 비해 양의 전압이 게이트에 적용될 때 수행되는 반면, PMOS 트랜지스터는 음의 전압이 적용될 때 수행합니다. NMOS와 PMOS 트랜지스터를 결합한 보완 MOS (CMOS) 회로는 낮은 전력 소비와 높은 노이즈 면역으로 인해 널리 사용됩니다.

주파수 응답에 영향을 미치는 주요 요인

몇 가지 요인이 MOS 회로의 주파수 응답에 영향을 미칩니다. 여기에는 MOS 트랜지스터의 고유 커패시턴스, 하중 커패시턴스 및 회로의 저항이 포함됩니다.

본질적인 커패시턴스: MOS 트랜지스터에는 게이트 - 소스 커패시턴스 ($ c_ {gs} $), 게이트 - 배수 커패시턴스 ($ c_ {gd} $) 및 드레인 소스 커패시턴스 ($ c_ {ds} $)와 같은 몇 가지 고유 커패시턴스가 있습니다. 이 커패시턴스는 트랜지스터가 회로의 주파수 응답을 전환하고 영향을 줄 수있는 속도를 제한합니다. 예를 들어, 큰 $ C_ {GD} $는 밀러 효과를 유발할 수있어 유효 입력 커패시턴스를 크게 증가시키고 회로의 대역폭을 줄입니다.
커패시턴스로드: MOS 회로의 출력에서의 하중 커패시턴스는 주파수 응답을 저하시킬 수 있습니다. 다중 단계 회로에서 다음 단계의 커패시턴스 또는 상호 연결의 기생 커패시턴스 때문일 수 있습니다. 큰 하중 커패시턴스는 출력 노드의 충전 및 배출 공정을 늦추어 높은 주파수 신호에 응답하는 회로의 능력을 줄입니다.
저항: MOS 트랜지스터의 온 - 저항 및 상호 연결의 저항을 포함하여 회로의 저항은 주파수 응답에 영향을 줄 수 있습니다. 높은 저항은 신호 감쇠를 유발하고 회로의 대역폭을 제한 할 수 있습니다.

우수한 주파수 응답을위한 설계 전략

트랜지스터 크기

주요 설계 전략 중 하나는 적절한 트랜지스터 크기입니다. MOS 트랜지스터의 너비 ($ w $)와 길이 ($ l $)를 조정함으로써 본질적인 커패시턴스와 트랜스 컨덕턴스 ($ g_m $)를 제어 할 수 있습니다.

트랜지스터의 폭을 증가 시키면 일반적으로 트랜스 컨덕턴스가 증가하여 회로의 게인과 속도가 향상됩니다. 그러나, 그것은 또한 고유 커패시턴스를 증가시킨다. 따라서, 트랜인 턴은 성전환과 커패시턴스 사이에 이루어져야한다. 높은 주파수 응용의 경우, 상대적으로 짧은 채널 길이 ($ l $)가 종종 운송 업체의 전송 시간을 줄이고 트랜지스터의 컷오프 주파수 ($ F_T $)를 증가시키는 데 사용됩니다.

피드백 기술

피드백은 MOS 회로의 주파수 응답을 개선하기위한 강력한 도구입니다. 부정적인 피드백은 게인을 안정화하고 왜곡을 줄이며 회로의 대역폭을 증가시키는 데 사용될 수 있습니다.

부정적인 피드백에는 두 가지 주요 유형이 있습니다 : 전압 - 시리즈 피드백 및 현재 - 시리즈 피드백. 전압 - 시리즈 피드백은 앰프 회로에서 일반적으로 출력 임피던스를 줄이고 입력 임피던스를 증가시키기 위해 일반적으로 사용되며, 현재 - 시리즈 피드백은 출력 임피던스를 증가시키고 입력 임피던스를 줄이는 데 사용됩니다.

보상 기술

안정성과 우수한 주파수 응답을 보장하기 위해, 특히 다중 단계 MOS 회로에서 보상 기술이 종종 필요합니다. 가장 일반적인 보상 기술 중 하나는 밀러 보상으로, 커패시터를 사용하여 회로에 우세한 극을 도입합니다.

우세한 극은 회로의 위상 이동이 작동 주파수 범위에 걸쳐 허용 가능한 한계 내에 남아 진동을 방지하도록 도와줍니다. 그러나 Miller 보상은 또한 회로의 대역폭을 줄일 수 있습니다. 따라서 중첩 밀러 보상 및 사료 전진 보상과 같은 고급 보상 기술 이이 제한을 극복하기 위해 개발되었습니다.

구성 요소 선택

위에서 언급 한 설계 전략 외에도 구성 요소 선택은 우수한 주파수 응답을 달성하는 데 중요한 역할을합니다.

MOS 트랜지스터: 높은 빈도 응용 분야에는 낮은 고유 커패시턴스 및 높은 성전환을 갖는 MOS 트랜지스터를 선택하는 것이 필수적입니다. 작은 지오메트리 및 고급 프로세스 기술을 갖춘 트랜지스터는 종종 주파수 응답 측면에서 더 나은 성능을 제공합니다.
수동 구성 요소: 저항 및 커패시터와 같은 수동 성분의 선택은 주파수 응답에도 영향을 미칩니다. 낮은 저항 저항 및 낮은 인덕턴스 커패시터를 사용하여 신호 감쇠 및 기생 효과를 최소화해야합니다.

사례 연구 : 주파수 응답이 양호한 MOS 앰프 설계

간단한 MOS 앰프의 디자인을 고려해 봅시다. 목표는 높은 이득과 넓은 대역폭을 달성하는 것입니다.

트랜지스터 크기: 우리는 적절한 MOS 트랜지스터를 선택하는 것으로 시작합니다. 높은 주파수 증폭기의 경우, 우리는 비교적 큰 폭이 큰 짧은 채널 NMOS 트랜지스터를 선택하여 트랜스 컨덕턴스를 증가시킵니다.
편견: 앰프가 선형 영역에서 작동하는 데 적절한 바이어싱이 중요합니다. 우리는 바이어스 회로를 사용하여 트랜지스터의 DC 작동 지점을 설정하여 충분한 게인과 선형성을 갖도록합니다.
피드백 및 보상: 우리는 부정적인 피드백을 적용하여 게인을 안정화시키고 앰프의 대역폭을 증가시킵니다. Miller 보상은 안정성을 보장하는 데 사용되며 대역폭과 안정성의 균형을 맞추기 위해 보상 커패시터를 신중하게 선택합니다.

디자인이 완료된 후, 우리는 향신료와 같은 회로 시뮬레이션 도구를 사용하여 시뮬레이션을 수행하여 앰프의 주파수 응답을 확인합니다. 원하는 주파수 응답이 달성 될 때까지 시뮬레이션 결과를 기반으로 트랜지스터 크기 크기 및 보상 커패시터 값과 같은 설계 매개 변수를 조정합니다.

결론

주파수 응답이 우수한 MOS 회로를 설계하려면 회로 원리에 대한 포괄적 인 이해, 주파수 응답에 영향을 미치는 주요 요인을 신중하게 고려하고 적절한 설계 전략을 적용해야합니다. 이 블로그에 언급 된 지침을 따르면 고주파 응용 프로그램의 요구 사항을 충족하는 MOS 회로를 설계 할 수 있습니다.

MOS 제품에 관심이 있거나 MOS 회로 설계에 대해 궁금한 점이 있으시면 추가 논의 및 잠재적 조달을 위해 저희에게 연락하는 것이 좋습니다. 우리는 디자인 목표를 달성하는 데 도움이되는 고품질 MOS 구성 요소 및 기술 지원을 제공하기 위해 노력하고 있습니다.